Bien entendu, après la production en masse du procédé TSMC 5 nm, le procédé de la prochaine génération de puces sera le 3 nm. Selon TSMC, la recherche et le développement de son procédé 3nm se déroulent comme prévu. La TSMC a récemment révélé qu’elle commencera la production à l’essai en 2021. Cependant, la production de masse à grande échelle devrait commencer au second semestre de 2022. Bien qu’il nous reste encore près de deux ans avant que le procédé 3nm de TSMC ne soit mis en production de masse, de nombreux fabricants sont attentifs à la technologie avancée du procédé de TSMC.
Les rapports montrent que TSMC prépare quatre vagues de capacité de production pour le procédé 3 nm. Cependant, la majeure partie de la production sera pour leurs principaux client, Apple. La majeure partie de la première vague de capacité de traitement 3 nm de TSMC est laissée à Apple, ce qui est en fait attendu. Apple est un client majeur de TSMC. À partir du processeur A10 de la série iPhone 7 en 2016, les processeurs de la série A d’Apple ont été exclusivement fabriqués par TSMC.
Le processus 3 nm est un saut de nœud de processus complet après 5 nm, ce qui améliorera considérablement
les performances de la puce. Lors des réunions de rapport financier de la société au cours des premier et
deuxième trimestres de cette année, le PDG de TSMC, Wei Zhejia, a révélé que par rapport au processus 5 nm,
le processus 3 nm augmenterait la densité des transistors de 70% et la vitesse de la puce de 10 % – 15%.
L’efficacité énergétique augmentera également de 25% à 30%.
TSMC travaille déjà sur son processus 2 nm
Selon le Taiwan Economic Daily, le processus 2 nm de TSMC a fait une percée majeure. Le processus de
recherche et développement est maintenant à un stade avancé. La société a bon espoir que son rendement de
production d’essai de risque au second semestre 2023 puisse atteindre 90%. La chaîne d’approvisionnement a
également révélé que contrairement aux processus 3 nm et 5 nm qui utilisent FinFET, le processus TSMC 2 nm
utilise une nouvelle architecture de transistor à effet de champ à canaux multiples (MBCFET).
TSMC a mis en place une équipe de R&D de projet de 2 nm l’année dernière pour trouver une voie de développement réalisable. Compte tenu du coût, de la compatibilité des équipements, de la maturité technologique et des performances, 2nm adopte l’architecture MBCFET basée sur le processus de porte surround (GAA). Cela résout la limite physique de la fuite de contrôle de courant du FinFET due au retrait du processus. TSMC avait précédemment révélé que sa R&D et sa production de 2 nm se feraient à Baoshan et Hsinchu. Il prévoit également la construction de quatre fabs de plaques ultra-larges de P1 à P4, couvrant une superficie de plus de 90 hectares.
En regardant les progrès actuels de la R&D du 2 nm de TSMC, il devrait entrer dans la production d’essai de risque en 2023 et la production de masse en 2024.
